GPU 架构、并行计算、内存系统深度解析
US20240202136A1 / US9514559B2 / US11620256B2 / LATPC 论文深度解读，含 5 个 SVG 示意图
MMU / 地址翻译 / TLBUS11822491B2 机架级 FAM 架构，地址 Swizzling/Spraying/Compaction 技术，含专利原图
FAM / NVSwitch / 内存池化EUROSYS '26 信号驱动计算通信重叠，含 5 张论文原图展示重排模式
通信重叠 / GEMM / NCCLarXiv:2602.09109 DP/PP/TP/CP/EP 全策略分析，含 MFU 实验对比图
并行策略 / MFU / Ascend NPUNVIDIA / AMD / Intel / 华为等公司通信、MMU、内存专利周度追踪
周报 / 专利追踪集合通信算法、NCCL、DeepEP 等通信库周度更新
周报 / 通信算法NVIDIA 开源 GPU 内核驱动 NVLink/NVSwitch/MMU 模块解析
Open Driver / NVLink